以太网到多路E1适配电路设计及FPGA实现

时间：2023-05-01 12:11:18 电子通信论文我要投稿

相关推荐

摘要：介绍了一种基于现场可编程门阵列（FPGA）的以太网数据-多路E1反向复用器同步电路设计，分析了FPGA具体实现过程中的一些常见问题。该设计采用VHDL硬件描述语言编程，可以实现以太网数据在多路E1信道中的透明传输，适配电路芯片内置HDB3编解码器和数字时钟提取电路。

关键词：FPGA 反向复用以太网数据 EI信道适配电路

伴随着Internet的迅速发展，IP已经成为综合业务通信的首选协议，其承载的信息量也在成倍增长，如何利用现有的电信资源组建宽带IP网络是近年来研究的热点。目前，比较成熟的技术主要有IP over SDH(POS)和IP over ATM（POA）。POS将IP包直接装入SDH的虚容器中，通道开销少、实现简单，具有自动保护切换功能；POA的复接过程比较复杂，可以通过高系统开销提供较好的服务质量保证（QOS）。从目前的市场看，各大通信设备商都推出了基于POS/POA的产品，但总体成本较高，主要面向的是一些高端应用。对于带宽需求在十几兆以下的点对点通信而言，上述两种技术的优势并不明显。本文介绍的适配电路将以太网数据适配到E1信道传输，通过配置E1信道数量控制带宽，针对这类应用提供了一种经济灵活的解决方案。

适配电路的一侧为MII标准以太网MAC接口，采用100MHz/全双工模式，另一侧是8路E1（HDB3）差分接口。发送方向将以太网数据封装为HDLC帧，反向复用到1～8路可配E1信道传输，接收方向同步多路E1，还原出以太网数据。带宽从2MHz到16MHz（1～8路E1）可配，接收侧多路E1之间可以容纳16毫秒的延时。

鉴于目前国内类似产品较少，而ASIC开发成本较高，本电路采用VHDL编程→FPGA实现设计流程。

1反向复用定义

反向复用的基本概念就是把一路高速数据适配到多路低速信道中传输，提供相当于多路低速之和的传输带宽。对于点对点通信，主要关心以下几点性能。

1.1 带宽利用率

低速信道在传输高速数据的同时，必然有附加的开销，会影响带宽利用率。在本设计中，以太网包进入适配电路后封装成HDLC帧需要四字节的附加信息。E1帧在传输HDLC数据的同时要携带的同步信息，占用6.25%带宽。综合上述两点，有效数据平均带宽利用率大约在90%。

1.2 容纳延时

由于各路低速信道在传输过程中经历的路径不同，到达对端后各路间会有延时，设计中要考虑如何消除这部分延时。

1.3 线路故障处理

算法设计中必需有同步保护状态机，保证传输信道出现错误时，算法不会产生过高的附加误码率，并且在信道错误恢复时，保证数据传输同步恢复。

1.4 数据包突发性

以太网的满发送速率为100MHz，而低速信道的最大可

[1] [2] [3] [4] [5] [6]