学人智库
资料大全>学人智库> 硬件工程师面试题
我要投稿 投诉建议

硬件工程师面试题

时间：2024-11-20 23:14:45 秀雯 学人智库 我要投稿

硬件工程师面试题

　　在学习、工作中，我们最少不了的就是试题了，试题可以帮助参考者清楚地认识自己的知识掌握程度。那么一般好的试题都具备什么特点呢？以下是小编帮大家整理的硬件工程师面试题，仅供参考，大家一起来看看吧。

硬件工程师面试题

　　硬件工程师面试题 1

　　数字电路

　　1、同步电路和异步电路的区别是什么？(仕兰微电子)

　　2、什么是同步逻辑和异步逻辑？(汉王笔试)

　　同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。

　　3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？(汉王笔试)

　　线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。

　　4、什么是Setup 和Holdup时间？(汉王笔试)

　　5、setup和holdup时间,区别.(南山之桥)

　　6、解释setup time和hold time的定义和在时钟信号延迟时的变化。(未知)

　　7、解释setup和hold time violation，画图说明，并说明解决办法。(威盛VIA2003上海笔试试题 )

　　Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发 器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。

　　建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前，数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability的`情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时 间，那么超过量就分别被称为建立时间裕量和保持时间裕量。

　　8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。(仕兰微 电子)

　　9、什么是竞争与冒险现象？怎样判断？如何消除？(汉王笔试)

　　在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。

　　10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？(汉王笔试)

　　常用逻辑电平：12V，5V，3.3V;TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。

　　11、如何解决亚稳态。(飞利浦-大唐笔试)

　　亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

　　12、IC设计中同步复位与 异步复位的区别。(南山之桥)

　　13、MOORE 与 MEELEY状态机的特征。(南山之桥)

　　14、多时域设计中,如何处理信号跨时域。(南山之桥)

　　15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。(飞利浦-大唐笔试)

　　Delay < period - setup – hold

　　16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。(华为)

　　17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素，同时给出表达式。(威盛VIA 2003.11.06 上海笔试试题)

　　18、说说静态、动态时序模拟的优缺点。(威盛VIA 2003.11.06 上海笔试试题)

　　19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。(威盛VIA2003.11.06 上海笔试试题)

　　20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。(未知)

　　硬件工程师面试题 2

　　1.微机计算机硬件系统中最核心的部件是

　　A.主板

　　B.CPU

　　C.内存储器

　　D.I/O设备

　　2.为解决某一特定问题而设计的指令序列称为

　　A.文档

　　B.语言

　　C.程序

　　D.系统

　　3.下列关于系统软件的四条叙述中，正确的一条是

　　A.系统软件与具体应用领域无关

　　B.系统软件与具体硬件逻辑功能无关

　　C.系统软件是在应用软件基础上开发的

　　D.系统软件并不具体提供人机界面

　　4.下列几种存储器中,存取周期最短的是

　　A.内存储器

　　B.光盘存储器

　　C.硬盘存储器

　　D.软件盘存储器

　　5.微型计算机键盘上的Shift键称为

　　A.回车换行键

　　B.退格键

　　C.换档键

　　D.空格键

　　6.计算机能直接识别和执行的语言是

　　A.机器语言

　　B.高级语言

　　C.汇编语言

　　D.数据库语言

　　7.与十进制数254等值的二进制数是

　　A.11111110

　　B.11101111

　　C.11111011

　　D.11101110

　　8.下列术语中,属于显示器性能指标的是

　　A.速度

　　B.可靠性

　　C.分辨率

　　D.精度

　　9.在计算机领域中通常用MIPS来描述

　　A.计算机的'运算速度

　　B.计算机的可靠性

　　C.计算机的可运行性

　　D.计算机的可扩充性

　　10.在下列四项中,不属于OSI(开放系统互连)参考模型七个层次的是

　　A.会话层

　　B.数据链路层

　　C.用户层

　　D.应用层

　　参考答案:

　　1-5BCAAC

　　6-10AACAC

　　硬件工程师面试题 3

　　1、以下说法不正确的是(B )。

　　A、任务可以有类型说明 B、任务可以返回一个数值

　　C、任务可以有形参变量 D、任务是一个无限循环

　　2、用图形点阵的方式显示一个16*16点阵汉字需要(B )字节。

　　A、8

　　B、32

　　C、16

　　D、64

　　3、下列描述不属于RISC计算机的特点的是(C)。

　　A.流水线每周期前进一步。

　　B.更多通用寄存器。

　　C.指令长度不固定，执行需要多个周期。

　　D.独立的Load和Store指令完成数据在寄存器和外部存储器之间的传输。

　　4、存储一个32位数0x2168465到2000H～2003H四个字节单元中，若以大端模式存储，则2000H存储单元的内容为( D)。

　　A、0x21

　　B、0x68

　　C、0x65

　　D、0x02

　　5、μCOS-II中对关键代码段由于希望在执行的`过程中不被中断干扰，通常采用关中断的方式，以下X86汇编代码正确而且不会改变关中断之前的中断开关状态的是(D)

　　A. 先CLI、执行关键代码、再STI

　　B. 先STI、执行关键代码、再CLI

　　C. 先POPF、CLI、执行关键代码、再PUSHF

　　D. 先PUSHF、CLI、执行关键代码、再POPF。

　　6、RS232-C串口通信中，表示逻辑1的电平是(D )。

　　A、0v

　　B、3.3v

　　C、+5v～+15v

　　D、-5v～-15v

　　7、 ARM汇编语句“ADD R0, R2, R3, LSL#1”的作用是(A)。

　　A. R0 = R2 + (R3 << 1)

　　B. R0 =( R2<< 1) + R3

　　C. R3= R0+ (R2 << 1)

　　D. (R3 << 1)= R0+ R2

　　8、IRQ中断的入口地址是( C)。

　　A、0x00000000

　　B、0x00000008

　　C、0x00000018

　　D、0x00000014

　　9、 S3C2420X I/O口常用的控制器是(D)。

　　A.端口控制寄存器(GPACON-GPHCON)。

　　B.端口数据寄存器(GPADAT-GPHDAT)。

　　C.外部中断控制寄存器(EXTINTN)。

　　D.以上都是。

　　10、实时操作系统中，两个任务并发执行，一个任务要等待其合作伙伴发来信息，或建立某个条件后再向前执行，这种制约性合作关系被成为(A)。

　　A. 同步

　　B. 互斥

　　C. 调度

　　D. 执行

　　硬件工程师面试题 4

　　1、若R1=2000H，(2000H)=0x28，(2008H)=0x87，则执行指令LDR R0，[R1，#8]!后R0的值为(D )。

　　A. 0x2000

　　B. 0x28

　　C. 0x2008

　　D. 0x87

　　2、寄存器R15除了可以做通用寄存器外，还可以做( A)

　　A. 程序计数器

　　B. 链接寄存器

　　C. 堆栈指针寄存器

　　D. 基址寄存器

　　3、嵌入式系统有硬件和软件部分构成，以下(C)不属于嵌入式系统软件。

　　A. 系统软件

　　B. 驱动

　　C. FPGA编程软件

　　D. 嵌入式中间件

　　4、μCOS-II操作系统属于(B)

　　A、顺序执行系统

　　B、占先式实时操作系统

　　C、非占先式实时操作系统

　　D、分时操作系统

　　5、ARM指令集是( B)位的。

　　A. 16

　　B. 32

　　C. 8

　　D. 24

　　6、假设R1=0x31，R2=0x2 则执行指令ADD R0,R1,R2 LSL #3 后，R0的'值是( C)

　　A. 0x33

　　B. 0x34

　　C. 0x39

　　D. 0x38

　　7、ARM寄存器组有(C )个状态寄存器

　　A、7

　　B、32

　　C、6

　　D、37

　　8、Unicode编码与(A)编码方式兼容。

　　A、ASCII码

　　B、GBK

　　C、GB2312

　　D、区位码

《硬件工程师面试题.doc》
将本文的Word文档下载到电脑，方便收藏和打印
推荐度：
点击下载文档
搜索文档

【硬件工程师面试题】相关文章：

硬件工程师面试题大全10-22

硬件巨头Intel笔试面试题目10-03

常见的硬件笔试面试题目参考07-03

硬件巨头Intel笔试面试题目08-16

硬件工程师述职报告07-24

硬件工程师笔试经验10-13

硬件工程师简历模板08-15

硬件工程师求职简历09-12

硬件工程师面试试题06-22

打印
立即下载
复制全文（共4篇）
立即下载
热搜文章
最新文章

Copyright©2006-2024unjs.com版权所有 联系我们举报中心网络辟谣

硬件工程师面试题

　　在学习、工作中，我们最少不了的就是试题了，试题可以帮助参考者清楚地认识自己的知识掌握程度。那么一般好的试题都具备什么特点呢？以下是小编帮大家整理的硬件工程师面试题，仅供参考，大家一起来看看吧。

硬件工程师面试题

　　硬件工程师面试题 1

　　数字电路

　　1、同步电路和异步电路的区别是什么？(仕兰微电子)

　　2、什么是同步逻辑和异步逻辑？(汉王笔试)

　　同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。

　　3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？(汉王笔试)

　　线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用 oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。

　　4、什么是Setup 和Holdup时间？(汉王笔试)

　　5、setup和holdup时间,区别.(南山之桥)

　　6、解释setup time和hold time的定义和在时钟信号延迟时的变化。(未知)

　　7、解释setup和hold time violation，画图说明，并说明解决办法。(威盛VIA2003上海笔试试题 )

　　Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发 器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。 保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time 不够，数据同样不能被打入触发器。

　　建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前，数据信 号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现 metastability的`情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时 间，那么超过量就分别被称为建立时间裕量和保持时间裕量。

　　8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。(仕兰微 电子)

　　9、什么是竞争与冒险现象？怎样判断？如何消除？(汉王笔试)

　　在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。

　　10、你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？(汉王笔试)

　　常用逻辑电平：12V，5V，3.3V;TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。

　　11、如何解决亚稳态。(飞利浦-大唐笔试)

　　亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

　　12、IC设计中同步复位与 异步复位的区别。(南山之桥)

　　13、MOORE 与 MEELEY状态机的特征。(南山之桥)

　　14、多时域设计中,如何处理信号跨时域。(南山之桥)

　　15、给了reg的setup,hold时间，求中间组合逻辑的delay范围。(飞利浦-大唐笔试)

　　Delay < period - setup – hold

　　16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。(华为)

　　17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素，同时给出表达式。(威盛VIA 2003.11.06 上海笔试试题)

　　18、说说静态、动态时序模拟的优缺点。(威盛VIA 2003.11.06 上海笔试试题)

　　19、一个四级的Mux,其中第二级信号为关键信号 如何改善timing。(威盛VIA2003.11.06 上海笔试试题)

　　20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。(未知)

　　硬件工程师面试题 2

　　1.微机计算机硬件系统中最核心的部件是

　　A.主板

　　B.CPU

　　C.内存储器

　　D.I/O设备

　　2.为解决某一特定问题而设计的指令序列称为

　　A.文档

　　B.语言

　　C.程序

　　D.系统

　　3.下列关于系统软件的四条叙述中，正确的一条是

　　A.系统软件与具体应用领域无关

　　B.系统软件与具体硬件逻辑功能无关

　　C.系统软件是在应用软件基础上开发的

　　D.系统软件并不具体提供人机界面

　　4.下列几种存储器中,存取周期最短的是

　　A.内存储器

　　B.光盘存储器

　　C.硬盘存储器

　　D.软件盘存储器

　　5.微型计算机键盘上的Shift键称为

　　A.回车换行键

　　B.退格键

　　C.换档键

　　D.空格键

　　6.计算机能直接识别和执行的语言是

　　A.机器语言

　　B.高级语言

　　C.汇编语言

　　D.数据库语言

　　7.与十进制数254等值的二进制数是

　　A.11111110

　　B.11101111

　　C.11111011

　　D.11101110

　　8.下列术语中,属于显示器性能指标的是

　　A.速度

　　B.可靠性

　　C.分辨率

　　D.精度

　　9.在计算机领域中通常用MIPS来描述

　　A.计算机的'运算速度

　　B.计算机的可靠性

　　C.计算机的可运行性

　　D.计算机的可扩充性

　　10.在下列四项中,不属于OSI(开放系统互连)参考模型七个层次的是

　　A.会话层

　　B.数据链路层

　　C.用户层

　　D.应用层

　　参考答案:

　　1-5BCAAC

　　6-10AACAC

　　硬件工程师面试题 3

　　1、以下说法不正确的是(B )。

　　A、任务可以有类型说明 B、任务可以返回一个数值

　　C、任务可以有形参变量 D、任务是一个无限循环

　　2、用图形点阵的方式显示一个16*16点阵汉字需要(B )字节。

　　A、8

　　B、32

　　C、16

　　D、64

　　3、下列描述不属于RISC计算机的特点的是(C)。

　　A.流水线每周期前进一步。

　　B.更多通用寄存器。

　　C.指令长度不固定，执行需要多个周期。

　　D.独立的Load和Store指令完成数据在寄存器和外部存储器之间的传输。

　　4、存储一个32位数0x2168465到2000H～2003H四个字节单元中，若以大端模式存储，则2000H存储单元的内容为( D)。

　　A、0x21

　　B、0x68

　　C、0x65

　　D、0x02

　　5、μCOS-II中对关键代码段由于希望在执行的`过程中不被中断干扰，通常采用关中断的方式，以下X86汇编代码正确而且不会改变关中断之前的中断开关状态的是(D)

　　A. 先CLI、执行关键代码、再STI

　　B. 先STI、执行关键代码、再CLI

　　C. 先POPF、CLI、执行关键代码、再PUSHF

　　D. 先PUSHF、CLI、执行关键代码、再POPF。

　　6、RS232-C串口通信中，表示逻辑1的电平是(D )。

　　A、0v

　　B、3.3v

　　C、+5v～+15v

　　D、-5v～-15v

　　7、 ARM汇编语句“ADD R0, R2, R3, LSL#1”的作用是(A)。

　　A. R0 = R2 + (R3 << 1)

　　B. R0 =( R2<< 1) + R3

　　C. R3= R0+ (R2 << 1)

　　D. (R3 << 1)= R0+ R2

　　8、IRQ中断的入口地址是( C)。

　　A、0x00000000

　　B、0x00000008

　　C、0x00000018

　　D、0x00000014

　　9、 S3C2420X I/O口常用的控制器是(D)。

　　A.端口控制寄存器(GPACON-GPHCON)。

　　B.端口数据寄存器(GPADAT-GPHDAT)。

　　C.外部中断控制寄存器(EXTINTN)。

　　D.以上都是。

　　10、实时操作系统中，两个任务并发执行，一个任务要等待其合作伙伴发来信息，或建立某个条件后再向前执行，这种制约性合作关系被成为(A)。

　　A. 同步

　　B. 互斥

　　C. 调度

　　D. 执行

　　硬件工程师面试题 4

　　1、若R1=2000H，(2000H)=0x28，(2008H)=0x87，则执行指令LDR R0，[R1，#8]!后R0的值为(D )。

　　A. 0x2000

　　B. 0x28

　　C. 0x2008

　　D. 0x87

　　2、寄存器R15除了可以做通用寄存器外，还可以做( A)

　　A. 程序计数器

　　B. 链接寄存器

　　C. 堆栈指针寄存器

　　D. 基址寄存器

　　3、嵌入式系统有硬件和软件部分构成，以下(C)不属于嵌入式系统软件。

　　A. 系统软件

　　B. 驱动

　　C. FPGA编程软件

　　D. 嵌入式中间件

　　4、μCOS-II操作系统属于(B)

　　A、顺序执行系统

　　B、占先式实时操作系统

　　C、非占先式实时操作系统

　　D、分时操作系统

　　5、ARM指令集是( B)位的。

　　A. 16

　　B. 32

　　C. 8

　　D. 24

　　6、假设R1=0x31，R2=0x2 则执行指令ADD R0,R1,R2 LSL #3 后，R0的'值是( C)

　　A. 0x33

　　B. 0x34

　　C. 0x39

　　D. 0x38

　　7、ARM寄存器组有(C )个状态寄存器

　　A、7

　　B、32

　　C、6

　　D、37

　　8、Unicode编码与(A)编码方式兼容。

　　A、ASCII码

　　B、GBK

　　C、GB2312

　　D、区位码